Pobierz

P.Rz. K.P.E.
Laboratorium Elektroniki 2FD
2003/10/16
UKŁADY KOMBINACYJNE
1. CEL ĆWICZENIA
Celem ćwiczenia jest zaznajomienie z budową i działaniem wybranych realizacji układowych
prostych konwerterów kodu.
2. WSTĘP
Niniejsze ćwiczenie poświęcone jest cyfrowym układom kombinacyjnym służącym do
zamiany kodów tzw. konwerterom kodu. W ćwiczeniu badane są konwertery kodów zbudowane
z bramek logicznych TTL oraz scalonych układów TTL -. multipleksera i demultiplekserów.
3.
OPIS TECHNICZNY UKŁADÓW BADANYCH
3.1. Układ konwerterów kodu (wkładka DD231A)
Wkładka DD23lA zawiera dwa konwertery kodów (układ 1 i 2) zbudowane z bramek typu
NAND (Rys. 2), Układ 1 stanowi dekoder dwubitowego naturalnego kodu binarnego na kod 1 z
4. Układ 2 jest dekoderem kodu 1 z 4 na dwubitowy naturalny kod binarny i realizowany jest na
bramkach B18-21 układu 7402.
04
00
C
inputs
A
1
output
2
A
B
D
20
A
B
E
F
B
08
C
C
D
D
probe
00
G
H
02
I
J
N
K
L
M
O
30
Rys.1. Wygląd płyty czołowej i rozmieszczenie
głównych elementów oraz punktów pomiarowych na
płytce wkładki DD231A
ip
Punkty pomiarowe od A(p.p) do O(p.p) umożliwiają sprawdzenie poziomów logicznych w
charakterystycznych miejscach układów przy pomocy sondy logicznej-próbnika. Rozmieszczenie
głównych elementów układów wraz z punktami pomiarowymi przedstawiono na Rys1. Poziomy
logiczne na wejściach (Rys.2.) badanych układów ustala się za pomocą wkładki SN1222. Wyjścia
układów badanych należy połączyć z wkładkami SN9111 .
P.Rz. K.P.E.
Laboratorium Elektroniki 2FD
2003/10/16
Rys.2. schemat ideowy wkładki DD231A
3.2. Układ programowanego konwertera kodów (wkładka DD231B)
Wkładka DD231B zawiera scalony podwójny multiplekser o wspólnych wejściach
adresowych A i B (Rys.4). Stany na tych wejściach ustawione są za pomocą przełączników
suwakowych umieszczonych na płytce (Rys.3). Wejścia informacyjne wyprowadzone są na płytę
czołową. Do wyjść multipleksera dołączone są diody elektroluminescencyjne sygnalizujące
wysoki. poziom logiczny.
P.Rz. K.P.E.
Laboratorium Elektroniki 2FD
1
inputs
2003/10/16
2
A
B
C
D
Rys.1. Wygląd płyty czołowej i rozmieszczenie
głównych elementów oraz punktów pomiarowych na
płytce wkładki DD231B
ipe
Rys.4. schemat ideowy wkładki DD231B
4.
WYKAZ APARATURY POMOCNICZEJ
Do wykonania ćwiczenia potrzebne są następujące przyrządy pomocnicze
- generatory stanów logicznych
TTL 2 x SN1222
- generator impulsów zegarowych
TTL SN3311
- wskaźniki stanów logicznych
2 x sN91111
- sonda logiczna
P.Rz. K.P.E.
5.
2003/10/16
ZAGADNIENIA WSTĘPNE I PROJEKTOWE
1.
2.
4.
6.
Laboratorium Elektroniki 2FD
Opracować i narysować tablice prawdy dla dekoderów wkładki DD231A
Opracować i narysować tablice Karnaugha dla funkcji NAND, NOR, OR, AND, EX-OR,
EX-NOR 2 i 3 argumentowej. Zastanowić się w jaki sposób można zrealizować te funkcje za
pomocą wkładki DD23lB.
Opracować i narysować schematy połączeń układów badanych i aparatury pomocniczej do
wszystkich eksperymentów wykonywanych w ćwiczeniu
OBSERWACJE I POMIARY
6.1. Określanie tablic prawdy układów wkładki DD231A
a)
b)
c)
Podając różne kombinacje poziomów napięcia na wejścia A, B, C, D wkładki DD231A
sprawdzić poziomy logiczne na wyjściach i we wszystkich punktach pomiarowych.
Narysować tablice prawdy, w których wypisane będą dla wszystkich możliwych
kombinacji logicznych na wejściach A, B, C, D, odpowiadające im kombinacje logiczne
na wyjściach układów wkładki DD231A.
sprawdzić doświadczalnie poprawność opracowania zagadnienia wstępnego 1 dla
układu 1 oraz podać czy badany układ 1 jest dekoderem pełnym czy niepełnym.
podać jaką funkcję spełnia wyjście C2 układu badanego 2,
6.2. Obserwacja prac multipleksera realizującego wybrane funkcje logiczne (wkładka
DD231B)
a)
b)
c)
8.
Sprawdzić doświadczalnie poprawność rozwiązania zagadnienia wstępnego z punktu 2.
Zrealizować dowolną 3-argumentową funkcję o 2 wyjściach o podanej przez
prowadzącego tablicy Karnaugha.
Opisać czynności projektowe przy realizacji funkcji n zmiennych za pomocą
multiplekserów o n-1-wejściach adresowych.
SPRAWOZDANIE
Sporządzić sprawozdanie zawierające schematy pomiarowe, wyniki pomiarów , analizę
uzyskanych rezultatów, wnioski i spostrzeżenia.
9.
LITERATURA
[1]
[2]
[3]
[4]
Filipkowski A. “Układy elektroniczne analogowe i cyfrowe”.
Baranowski J. “Półprzewodnikowe układy impulsowe i cyfrowe”.
Pieńkoś J., Turczyński J. “Układy scalone TTL w systemach cyfrowych”.
Łakomy M., Zabrodzki J. “Cyfrowe układy scalone”.