projektowanie i symulacja złożonego układu cyfrowego na pld

PROJEKTOWANIE I SYMULACJA ZŁOŻONEGO UKŁADU
CYFROWEGO NA PLD
Materiał do przygotowania:
-
budowa i zasada działania bloków funkcjonalnych kombinacyjnych (multiplekser,
sumator)
budowa i zasada działania bloków funkcjonalnych sekwencyjnych (rejestr)
budowa i zasada działania pamięci RAM
Aparatura potrzebna do realizacji ćwiczenia:
 komputer PC.
Oprogramowanie potrzebne do realizacji ćwiczenia:
 system MAX+Plus II;
PROGRAM ĆWICZENIA:
Zadanie 1
Zbudować filtr cyfrowy według podanego schematu (rys. 1), korzystając z dostępnych
edytorów systemu MAX+Plus II. Wybrać do realizacji odpowiednie bloki funkcjonalne
korzystając z biblioteki systemu MAX+Plus II. Zaprojektować jednostkę sterującą układem
(Control Unit).
Zadanie 2
Przeprowadzić symulację działania jednostki sterującej oraz całego zbudowanego systemu.
Określić maksymalną częstotliwość pracy układu oraz liczbę wykorzystanych makrokomórek
(koszt układu) dla dowolnie wybranej rodziny układów PLD
Rys. 1. Schemat blokowy filtra cyfrowego
Zasada działania:
-
-
do pamięci wprowadzamy dane wejściowe (4 słowa 8-bitowe)
następnie do rejestrów przesuwnych wprowadzamy wektory adresów (8 bitów)
po tych czynnościach z każdym taktem zegara odczytujemy z pamięci jedno słowo,
którego adres określa wektor 2-bitowy powstały z 2 ostatnich bitów rejestrów
przesuwnych
po odczytaniu słowa z pamięci dodajemy je do zawartości rejestru sumatora (ALU), na
początku rejestr ten jest wyzerowany
następnie przesuwamy zawartość rejestru przesuwnego i otrzymujemy adres kolejnego
słowa z pamięci
cykl ten powtarzamy 8-krotnie
przetworzony wynik zapisujemy do rejestru wyjściowego
jeżeli wartość sygnału INIT jest równa ‘1’ to ponownie ładujemy nowe słowa do pamięci,
ładujemy też adresy do rejestrów przesuwnych
jeżeli wartość sygnału INIT jest równa ‘0’ to nie ładujemy nowych słów, ładujemy tylko
nowe adresy do rejestrów przesuwnych
cały ten cykl powtarza się aż do zakończenia pracy filtru.
Układ sterujący filtrem (Control Unit)
Działanie układu sterującego można przedstawić za pomocą następującego wykresu
czasowego: