Show publication content!

Komputerowo wspomagana
migracja analogowych obwodów
scalonych do nanometrowej
technologii CMOS
Streszczenie rozprawy doktorskiej
Mariusz Naumowicz
Katedra Inżynierii Komputerowej
Politechnika Poznańska
Rozprawa doktorska
2015
1
Wstęp
Rozwój nanometrowych procesów technologicznych CMOS w ostatnich latach
przyniósł wiele zmian na rynku elektronicznym. Miniaturyzacja związana z nowymi
procesami technologicznymi pozwoliła na znacznie szerszy rozwój urządzeń mobilnych, dzięki czemu nowoczesne urządzenia mogą dłużej pracować na baterii bez zewnętrznych źródeł zasilania. W związku z wieloma zastosowaniami układów CMOS
oraz ich rozwojem rośnie zapotrzebowanie na różnego rodzaju makrokomórki w produkowanych układach scalonych. Złożoność projektowania takich obwodów w nowych
technologiach ogranicza zdolność produkcyjną SoC. W związku z tym poszukuje się
skutecznych metod, które sprostają wymaganiom związanym z czasem wprowadzania
produktu na rynek.
W celu przyspieszenia wprowadzania nowych urządzeń na rynek stosuje się już
sprawdzone rozwiązania wykorzystywane w starszych procesach technologicznych CMOS.
Aby wykorzystać znane i sprawdzone rozwiązania wykorzystuje się do tego migrację
technologiczną. Zadaniem migracji technologicznej jest przeniesienie topologii obwodu
z jednej technologii do innej polegające na szybkim wyznaczaniu nowych wymiarów
tranzystorów z zachowaniem wartości głównych współczynników jakości.
Szczególną rolę odgrywają tutaj narzędzia do automatycznej migracji układów
analogowych, które pozwalają na skrócenie czasu projektowania i testowania układów analogowych w nanometrowych procesach technologicznych CMOS, niestety w
odróżnieniu od cyfrowych układów CMOS, gdzie istnieje szeroki wybór metod i narzędzi wspomagających proces migracji, tak metody i narzędzia do migracji analogowych
obwodów scalonych CMOS są dość ograniczone.
W niniejszej pracy zaproponowano metodę pozwalającą na migrację dowolnych
układów analogowych CMOS do dowolnego nanometrowego procesu technologicznego. Przedstawione algorytmy pozwalają na migrację technologiczną dowolnych obwodów opisanych przy użyciu języka SPICE. W tym celu wykorzystano algorytmy
Hooke’a-Jeeves’a oraz Algorytmy Genetyczne. Aby wykorzystać w pełni nowoczesne rozwiązania komputerowe zastosowano przetwarzanie równoległe w celu przyspie-
2
szenia wydajności procesu migracji. Ponadto wykorzystano narzędzie symulacyjne
HSPICE zapewniające wysoką jakość otrzymanych wyników. Całość integruje narzędzie nanoStudio, program okienkowy działający pod systemem Windows, wspomagający i zarządzający całym przebiegiem migracji technologicznej. Wspomaga on przystosowanie istniejących projektów opisanych w języku SPICE do wymogów stawianych przez nanoStudio, pozwala także na konfigurację algorytmów wspomagających
proces migracji, zarządzanie procesami technologicznymi, uruchamianie migracji oraz
informowanie o jej przebiegu. Proponowane rozwiązanie zweryfikowano korzystając
z przygotowanych projektów układów analogowych pracujących w trybie prądowym
o różnym stopniu zaawansowania, wykazując konkurencyjność algorytmu Hooke’aJeeves’a względem popularnego programowania genetycznego.
Cel rozprawy:
Celem pracy jest opracowanie metod, algorytmów oraz narzędzi komputerowych
wspomagających migrację analogowych obwodów scalonych do nanometrowych technologi CMOS.
Główne tezy rozprawy:
• zastosowanie systemów wielordzeniowych i systemów wieloprocesorowych skróci
czas migracji
• integracja algorytmów z profesjonalnym narzędziami pozwoli na otrzymanie wysokiej jakości wyników
• zastosowanie proponowanych rozwiązań zmniejszy czas potrzebny na migrację
technologiczną analogowych obwodów scalonych CMOS
3
2
Dotychczasowy stan wiedzy
Narzędzia wspomagające projektowanie obwodów elektronicznych (ang. Electro-
nic Design Automation) znacznie skracają czas projektowania i wdrażania układów
scalonych na rynek. Aktualnie narzędzia EDA wspomagają projektanta od początkowej fazy jaką jest projekt w postaci behawioralnej, poprzez opis układów na poziomie
tranzystorów, aż po rozmieszczenie i połączenie poszczególnych elementów na krzemie
oraz symulację finalnego projektu wraz ze wszystkimi zjawiskami fizycznymi zachodzącymi w danym procesie technologicznym.
W przypadku migracji technologicznej analogowych układów CMOS najistotniejsze jest to, by uczestnictwo projektanta w tym procesie ograniczało się do niezbędnego
minimum. Systemy takie zostały rozwinięte głównie dla cyfrowych układów CMOS,
gdzie szerokość tranzystora jest zazwyczaj jedynym stopniem swobody, dla analogowych obwodów elektronicznych trudno mówić o takich narzędziach, w tym przypadku
niezawodność działania układu zależy w głównej mierze od projektanta, dla którego
poza rozmiarami tranzystorów inną istotną zmienną jest na przykład składowa stała
prądu lub napięcia, wszystko musi być tak dobrane, aby uzyskać wymagany zakres
pracy i wzmocnienia [1].
W dalszym ciągu poszukiwane są metody i algorytmy pozwalające na szybkie,
automatyczne i skuteczne migrowanie układów analogowych pomiędzy różnymi procesami technologicznymi.
2.1
Rozwiązania akademickie
Środowiska akademickie pod koniec ubiegłego wieku oraz na początku aktualnego
podjęły się opracowania narzędzi wspomagających proces migracji technologicznej
analogowych układów CMOS, część z nich zaproponowała jedynie algorytmy inne
poza propozycją algorytmów dostarczyły gotowe rozwiązania w postaci oprogramowania komputerowego.
4
2.1.1
Algorytmy ewolucyjne
W celu ponownego zastosowania struktury obwodu dokonuje się jego resyntezy
na podstawie zadanych parametrów tego obwodu. Istnieje wiele metod, które umożliwiają resyntezę analogowych układów, jedną z nich jest metoda bazująca na połączeniu ze sobą algorytmu populacyjnego przeszukiwania oraz algorytmu symulowanego wyżarzania[2]. Pierwszy z algorytmów został wcześniej zastosowany w programie
ANACONDA[3], drugi natomiast w programie MAELSTROM[4].
Zaletą tego typu rozwiązań jest przede wszystkim duża skuteczność w procesie
migracji technologicznej, bowiem zaprezentowane algorytmy wyszukują globalne optimum, używane są one podczas rozwiązywania problemów, z którymi żadne inne metody nie dają sobie rady. Niestety ze względu na wykonanie dużej ilości symulacji,
bowiem struktura obwodów w powyższych rozwiązaniach opisana jest w standardzie
języka SPICE, proces migracji w tym przypadku wymaga dużych zasobów czasowych.
Na szczęście ze względu na naturę tych algorytmów możliwe jest wykorzystanie wielu
komputerów do przetwarzania równoległego, co może znacznie skrócić czas.
2.1.2
Metody analityczne
Jedną z metod jest wykorzystanie narzędzi dedykowanych do syntezy analogowych
układów elektronicznych, przykładem takiego rozwiązania jest użycie CAIRO+, języka służącego do hierarchicznego opisu analogowych układów elektronicznych. Idea
wykorzystania tego języka polega na zebraniu wiedzy projektanta na podstawie której dobierane są prawidłowe rozmiary tranzystorów według zdefiniowanej specyfikacji, rozwiązanie to można rzeczywiście zastosować w procesie przenoszenia projektów
między technologiami, ale wyniki tego rozwiązania dwu, a nawet trzykrotnie większe
rozmiary tranzystorów w nowszym procesie technologicznym, nie są satysfakcjonujące pomimo, iż osiągnięto założenia wynikające z określonej specyfikacji [5]. Przedstawione rozwiązanie ze względu na korzystanie z wbudowanego modelu BSIM3v3
dyskwalifikuje je w zastosowaniu w procesie migracji do nanometrowych procesów
technologicznych CMOS, które wykorzystują nowsze modele.
Inną metodą, którą można się posłużyć w procesie migracji technologicznej jest
metoda bazująca na analitycznym skalowaniu parametrów obwodu [6], poprzez otrzymanie odpowiednich współczynników skalujących dla m.in. napięcia zasilania VDD ,
ruchliwości ładunków elektronicznych µ0 , długości L i szerokości W kanału tranzystorów. Estymacja wyników odbywa się przy zastosowaniu modelu tranzystorów MOS
LEVEL 1. Metoda ta jest skuteczna dla mikrometrowych procesów CMOS, bowiem
5
już w przypadku technologii 0.12 µm widać spore rozbieżności w niektórych przypadkach pomiędzy obliczeniami teoretycznymi, a uzyskanymi wynikami symulacyjnymi
[6], przez co takie metody muszą być dodatkowo wspierane algorytmami optymalizacyjnymi.
2.2
Rozwiązania komercyjne
Migracja technologiczna w środowisku projektantów układów analogowych odbywa się często na zasadzie świadczenia usług, istnieją jednak rozwiązania programowe wspomagające proces migracji. Wśród oprogramowania można wyróżnić dwa
programy, pierwszy SiClone firmy SAGANTEK oraz drugi OSIRIS firmy IN2FAB.
Obie firmy specjalizują się w migrowaniu układów cyfrowych oraz analogowych CMOS
pomiędzy różnymi procesami technologicznymi. Na swoim koncie mają wiele osiągnięć
związanych z procesem migracji technologicznej, ponadto wspierają także najnowsze
obecnie procesy technologiczne dostępne na rynku. Firma IBM opracowała i wykorzystuje własne, autorskie rozwiązanie do migracji technologicznej, udostępniane na
zasadzie odpowiednich licencji [7].
2.3
Podsumowanie
Przedstawione metody w rozwiązaniach akademickich mają swoje zalety i wady,
w jednym przypadku są skuteczne, ale wolne, w drugim przypadku szybkie, lecz mało
dokładne. Pierwsza metoda nie wymaga od projektanta prawie żadnej wiedzy na temat procesu technologicznego, ponadto projekt taki jest uniezależniony od procesu
technologicznego dzięki zastosowaniu zewnętrznych narzędzi symulacyjnych, w drugim przypadku model MOS LEVEL 1 nie uwzględnia wielu zjawisk, jak na przykład
krótkich kanałów, które są niezwykle istotne w nanometrowych procesach technologicznych.
Natomiast w przypadku rozwiązań komercyjnych można stwierdzić, że nie ma dużego zróżnicowania, przedstawione rozwiązania mają zbliżoną funkcjonalność i możliwości. W odróżnieniu do rozwiązań akademickich wyróżnia je przede wszystkim
możliwość migracji nie tylko rozmiarów tranzystorów, ale także layoutu zgodnie z
wymaganymi regułami.
6
3
Proponowane rozwiązanie
Proponowane rozwiązanie oparte jest o algorytm optymalizacji bezgradientowej
Hooke’a-Jeeves’a oraz algorytmy genetyczne.
3.1
Algorytm optymalizacji Hooke’a-Jeeves’a
Algorytm Hooke’a-Jeeves’a jest bezgradientową metodą minimalizacji, został on
po raz pierwszy przedstawiony w 1961 na łamach ACM, jako algorytm służący do
rozwiązywania problemów numerycznych i statystycznych [8].
Zaproponowana metoda bazuje na metodzie zastosowanej w publikacji [2]. W celu
poprawienia efektywności wyżej wymienionej metody zastosowano zmodyfikowany
przez autora algorytm optymalizacji Hooke’a-Jeeves’a, który właśnie dzięki modyfikacjom pracuje w systemach wielordzeniowych i rozproszonych. Modyfikacje obejmowały także dostosowanie algorytmu do potrzeb optymalizacji dyskretnej, bowiem
algorytm Hooke’a-Jeeves’a opracowano z myślą o optymalizacji zmiennych rzeczywistych. Przepływ danych w procesie migracji technologicznej z wykorzystanie powyższego rozwiązania przedstawiony został na rysunku 3.1.
Rozwiązanie powyższe wymaga możliwości automatycznego tworzenia layoutu danego układu elektrycznego CMOS. Na potrzeby przedstawienia możliwości prezentowanego rozwiązania środowiska Mentor Graphics wykorzystującego język AMPLE
do rysowania layoutu. Całość procesu może być dodatkowo modyfikowana na własne
potrzeby za pomocą konsolowych skryptów linuksowych, elastyczność ta pozwala na
dowolne łączenie ze sobą wybranych narzędzi.
3.2
Algorytmy Genetyczne
Algorytmy Genetyczne od lat są jednymi z szeroko stosowanych algorytmów w
wielu dziedzinach takich jak np. planowanie strategii, uczenie maszynowe, a także
projektowanie układów elektronicznych [9] oraz ich optymalizacja [10]. Ich popularność wynika z prostoty budowy i działania oraz skuteczności.
7
Algorytmy Genetyczne to algorytmy, które oparte są na mechanizmach doboru
naturalnego i dziedziczności. Bazują one na trzech elementarnych operacjach[11]:
• selekcja
• krzyżowanie
• mutacja
Algorytmy genetyczne podobnie jak algorytm Hooke’a-Jeeves’a korzystają z tego
samego przepływu danych, który przedstawia rysunek 3.1. Ze względu na swoją skuteczność wybrano go w celu porównania wyników otrzymanych przy pomocy algorytmu Hooke’a-Jeeves’a.
8
Restrictions
Netlist
Hooke-Jeeves
Create Netlist
Create Layout
DRC
LVS
If LVS is CORRECT
False
True
PEX
Simulation
MATLAB analysis
Rysunek 3.1: Ogólny schemat procesu migracji
9
4
Metodyka badań
W celu określenia poprawności i skuteczności autorskich aplikacji bazujących na
algorytmie Hooke’a-Jeeves’a oraz algorytmach genetycznych, przeprowadzono proces
migracji technologicznej dla czterech układów analogowych CMOS o różnym stopniu
złożoności, zaprojektowanych z użyciem procesu technologicznego TSMC 0.18µm.
Oczekiwanym rezultatem migracji technologicznej jest otrzymanie nowych wartości
parametrów tranzystorów dla procesów technologicznych CMOS 65nm, 90nm, 250nm,
realizujących zadaną wartość funkcji celu.
4.1
Procesy technologiczne
Weryfikacja procesu migracji technologicznej wymaga dostępu do co najmniej
kilku procesów technologicznych CMOS. Do testów wykorzystano 4 aktualnie dostępne procesy technologiczne, których podstawowe właściwości elektryczne zestawiono w tabeli 4.1. Proces technologiczny 180nm jest procesem bazowym, w którym
zaprojektowano wykorzystane do badania projekty układów analogowych CMOS.
Tablica 4.1: Procesy technologiczne CMOS wykorzystane do badania procesu migracji
technologicznej
Proces
250 nm
180 nm
90 nm
65 nm
4.2
Zasilanie
rdzenia (V)
2.5
1.8
1.0-1.2
1.2
nMOS-Vt (V)
pMOS-Vt (V)
0.53
0.42
0.35
0.4
-0.53
-0.5
0.32
0.48
Powłoki
tox (Å)
metalu
5
50
6
32
9
25
9
26
Przykładowe projekty
Do badań algorytmów wykorzystanych do procesu migracji wykorzystano dokładnie cztery układy analogowe pracujące w trybie prądowym: zwierciadło prądowe, kon10
werter przestrzeni barw z RGB do YCrCb, integrator zaprojektowany w technice przełączanych prądów (SI) oraz parę filtrów opartą o prototyp żyratorowo-pojemnościowy
zaprojektowaną w technice SI. Kolejność wymienionych obwodów nie jest przypadkowa, bowiem są one przedstawione według złożoności struktury elektronicznej: od
najmniej złożonych do najbardziej złożonych.
4.3
Funkcje celu
Aby zapewnić wysoką jakość obwodów scalonych będących wynikiem procesu migracji technologicznej dla każdego obwodu zdefiniowano odpowiednią funkcję celu.
Funkcja celu określona jest jako suma kwadratów błędów n pomiarów (4.1). Wartość
idealnej odpowiedzi układu definiowana jest przez użytkownika pod nazwą yideali dla
konkretnego i-tego pomiaru. Wartość ysimi jest wartością i-tego pomiaru będącego
rezultatem symulacji obwodu elektronicznego.
f=
n
X
[yideali − ysimi ]2
(4.1)
i=1
Każdy przypadek korzysta z tej samej funkcji f , poszczególne przypadki różnią
się natomiast funkcjami pośrednimi, służącymi do wyznaczenia ysimi .
11
5
Główne wyniki
Wyniki uzyskano z wykorzystaniem napisanego oprogramowania przeznaczonego
do migracji technologicznej analogowych układów CMOS oraz symulatora HSPICE.
5.1
Wyniki symulacyjne
Symulacje w symulatorze SPICE potwierdziły skuteczność narzędzi migracyjnych,
świadczy o tym wynik symulacji przedstawiony na rysunku 5.1. Na rysunku widać
niemal całkowicie pokrywające się wyniki odpowiedzi układu przed migracją i po
migracji.
5.2
Wydajność
Badając czas potrzebny na migrację technologiczną określono wydajność pomiędzy algorytmem Hooke’a-Jeeves’a, a algorytmami genetycznymi. W celu porównania
wykorzystano trzy projekty analogowych układów CMOS. Wyniki przedstawia tabela
5.1.
Tablica 5.1: Porównanie wydajności pomiędzy metodą Hooke’a-Jeeves’a, a Algorytmami Genetycznymi
Projekt
Zwierciadło
Algorytm
Czas migracji[minuty:sekundy]
HJ
GA
Integrator
HJ
GA
Filtr
HJ
GA
12:25 12:02 201:44 201:36 215:30 210:27
Liczba zmiennych
9
-
53
-
95
-
Rozmiar populacji
-
36
-
212
-
380
Wartość początkowa funkcji celu 0.622 2.995
902.4
0.062
0.150
0.660
Wartość końcowa funkcji celu
0.003
0.002
0.001
0.400
0.001 0.017
12
Rysunek 5.1: Przykładowe sygnały prądowe wyjściowe w układzie pary filtrów SI
przed migracją(proces 180nm) oraz po migracji do różnych procesów technologicznych CMOS(procesy 90nm i 65nm), otrzymane wartości powierzchni układu dla wymienionych procesów technologicznych wynoszą: 859um2 , 747um2 , 758um2
5.3
Podsumowanie
Zebrane wyniki jednoznacznie wskazują, że w wyżej opisanych przypadkach algorytm Hooke’a-Jeeves’a dominuje nad Algorytmami Genetycznymi pod względem
jakości otrzymanych rezultatów.
Moduł korzystający z algorytmu Hooke’a-Jeeves’a okazał się wystarczającym narzędziem pozwalającym skutecznie dokonać migracji technologicznej zaprezentowanych obwodów elektronicznych zaprojektowanych w procesie technologicznym CMOS.
Był on nie tylko szybszy w stosunku do algorytmów genetycznych, ale dawał również
lepsze wyniki. Przedstawione na rysunkach wyniki migracji w dziedzinie czasu wykazują, że odwzorowanie charakterystyk przed migracją jak i po migracji jest bardzo
dobre, a układ śmiało może zostać fabrykowany w nowym procesie technologicznym.
13
6
Wnioski
W pracy podjęto zagadnienie komputerowo wspomaganego procesu migracji analogowych obwodów scalonych do nanometrowych procesów technologicznych CMOS.
Zaproponowana metoda bazuje na metodzie wykorzystującej algorytmy optymalizacji, poza dość często stosowanymi Algorytmami Genetycznymi zaproponowano również nieużywaną wcześniej metodę optymalizacji bezgradientowej Hooke’a-Jeeves’a.
Wkładem autora jest zastosowanie bezgradientowego algorytmu optymalizacji Hooke’aJeeves’a, rozszerzonego o możliwość wykonywania równoległych obliczeń podczas procesu migracji technologicznej, dzięki czemu cały proces jest dodatkowo przyspieszony
w zależności od dostępnych zasobów w systemie komputerowym. Implementacja i integracja algorytmu z profesjonalnymi narzędziami do symulacji układów elektronicznych pozwala na automatyczne osiągnięcie wymaganych właściwości bez zbędnych
modyfikacji migrowanego obwodu elektronicznego.
Do wkładu autora należy także opracowanie oddzielnego środowiska integrującego
algorytm Hooke’a-Jeeves’a ze skryptami języka AMPLE umożliwiającymi automatyczną migracje na poziomie layoutu w profesjonalnych narzędziach komputerowych
do projektowania układów CMOS. Pozwala to na wygenerowanie gotowego layoutu
przeznaczonego bezpośrednio do fabrykacji, spełniającego założenia projektanta oraz
wytwórcy układów scalonych.
Zaproponowaną metodę autor zaimplementował w postaci narzędzi wspomagających proces migracji technologicznej. Opracowane narzędzia umożliwiają migracje
projektów na poziomie netlisty oraz na poziomie layoutu. W celu weryfikacji tych
narzędzi przeprowadzono migrację technologiczną do nanometrowych procesów technologicznych CMOS dla kilku analogowych układów scalonych o różnej złożoności:
zwierciadło prądowe, konwerter przestrzeni barw, integrator SI, para filtrów SI 5-go
rzędu.
Badania wykazały prawidłowe działanie procesu migracji technologicznej w przedstawionych przypadkach z wykorzystaniem proponowanych rozwiązań dając zadowalające rezultaty w stosunkowo krótkim czasie. Wykazując przy tym przewagę zapro-
14
ponowanej metody Hooke’a-Jeeves’a nad Algorytmami Genetycznymi. Ta złożona
metoda oraz narzędzia mogą być także wykorzystane w różnoraki sposób do optymalizacji układów elektronicznych zaprojektowanych w nanometrowych procesach technologicznych, tych zagadnień dotyczyć będzie przyszła praca naukowa autora.
15
Bibliografia
[1] Carlos Galup-Montoro, Márcio Cherem Schneider, and Rafael Matos Coitinho.
Resizing rules for mos analog-design reuse. IEEE Des. Test, 19(2):50–58, March
2002. 4
[2] Brian A. Antao and Georges G. E. Gielen. Computer-Aided Design of Analog
Integrated Circuits and Systems. John Wiley & Sons, Inc., New York, NY, USA,
2002. 5, 7
[3] R. Phelps, M. Krasnicki, R.A. Rutenbar, L.R. Carley, and J.R. Hellums. Anaconda: simulation-based synthesis of analog circuits via stochastic pattern search.
Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions
on, 19(6):703–717, 2000. 5
[4] M. Krasnicki, R. Phelps, R.A. Rutenbar, and L.R. Carley. Maelstrom: efficient
simulation-based synthesis for custom analog cells. In Design Automation Conference, 1999. Proceedings. 36th, pages 945–950, 1999. 5
[5] Ramy Iskander, Laurent de Lamarre, Andreas Kaiser, and Marie-Minerve RossetLouërat. Design Space Exploration for Analog IPs using CAIRO+. In ICEEC
International Conference on Electrical Electronic and Computer Engineering,
pages 473–476, 2004. INT LIP6 CIAN. 5
[6] T. Levi, J. Tomas, N. Lewis, and P. Fouillat. A cmos resizing methodology for
analog circuits. Design Test of Computers, IEEE, 26(1):78–87, 2009. 5, 6
[7] IBM. IBM Device Level Analog Circuit Migration Tool. http://www.research.
ibm.com/haifa/projects/verification/migration/index.shtml. 6
[8] Robert Hooke and T. A. Jeeves. Direct search solution of numerical and statistical problems. Journal of the Association for Computing Machinery, 8(2):212–229,
1961. 7
16
[9] A. Handkiewicz, P. Katarzyński, S. Szczęsny, M. Melosik, and M. Naumowicz.
Genetic algorithms in gyrator-capacitor filters. Elektronika : konstrukcje, technologie, zastosowania, Vol. 52, nr 12:56–59, 2011. 7
[10] G. Blakiewicz, M. Jeske, and M. Chrzanowska-Jeske. Substrate noise optimization in early floorplanning for mixed signal socs. In SOC Conference, 2004.
Proceedings. IEEE International, pages 301–304, Sept 2004. 7
[11] D.E. Goldberg and K. Grygiel. Algorytmy genetyczne i ich zastosowania. Klasyka
Informatyki. WNT, 2009. 8
17